











































































Autonomous  Smartgrid  Testbed  (VAST).  VAST  is  being  developed  by  the  Advanced  Computational 
Electricity System  (ACES)  laboratory at Georgia  Institute of Technology  for use  in  testing and verifying 
autonomous Smartgrid, microgrid, and distributed generation algorithms. 
In  Phase  I,  the VAST will  be  developed  primarily  for  the  purpose  of  demonstrating  a  distributed 
control architecture for synchronization and power sharing of inverter‐based sources on an autonomous 
AC  electric microgrid, or  "Smartgrid". However, VAST  is  envisioned  as  a  flexible, modular  system  for 
rapid prototyping and testing of autonomous algorithms for control of Smartgrids.  It  is being designed 
with  the  intention of being expanded  into  testing of a  large  range of Smartgrid algorithms,  including 




new  algorithms,  software,  and  hardware.  It  operates  at  low  voltages  and  currents  to  enable  easy 
approachability,  low  expense,  safe  operation  in  the  ACES  lab  at  Georgia  Tech,  and  manageable 
transportation.  This modular  approach  also  allows  it  be  easily  expanded  to  an  arbitrary  number  of 
sources,  buses,  or  loads  and  allows  new  hardware  or  software  to  be  easily  added  to  the  system. 
Moreover,  the  VAST  is  designed  for  scaling  to  higher  voltages without  changes  to  the  architecture. 





 Demonstrate,  in  hardware,  synchronization  and  power  sharing  of  inverter‐based  sources 
without need for communication 
 Allow  testing  of  parallel  communication  and  power  networks  (networks  of  intelligent  power 
devices) 
 Allow for development and testing of system‐level algorithms of the following types: 

















 Allow  for  rapid  prototyping  of  new  low‐voltage  inverter‐interfaced  devices  and  new  inverter 
architectures 
 Allow for rapid testing of the above under a variety of network structures and conditions 
 Able  to  be  safely  operated  in  the ACES  laboratory  in  the Van  Leer  building  on Georgia  Tech 
campus 
2.2. Design Principles 












 Layered  system architecture  to allow  for  system  to be viewed at different  scales of  time and 
space 
 In  Phase  I,  focus  on  capabilities  required  for  demonstration  of  inverter  synchronization  and 
power sharing, but leave flexibility for development of additional capabilities in future phases 
3. System Architecture 















testing  and demonstration of  Smartgrid  architectures  and  algorithms.  Therefore,  in VAST,  the power 
network will be implemented in low‐voltage hardware. 
However,  communications  architectures,  along with  their  capabilities  and  limitations,  are widely 
varying.  The  requirements  of  the  communication  architecture  for  management  of  an  AC  electric 
network are not well understood. Another major purpose of  the VAST system  is  the determination of 
the requirements for such an architecture and how  it might be built. This requires utmost flexibility  in 
the  implementation of  the VAST  communication network, up  to  and  including  the  assumption of  an 
“ideal” communication network, in which devices can transfer data to other devices as easily as they can 
transfer data internally.  




any desired  communication  system,  serves  as  the medium of data  transfer  between other modules, 
which  represent other  intelligent  system entities  like device  controllers, measurement collectors, and 




testing  of  Smartgrid  software.  Figure  1  below  shows  a  functional  diagram  of  the  VAST.  Functional 
modules are color‐coded  to  indicate  the  layer  to which  they belong. Some  layers are  implemented  in 
software, while others are  implemented  in hardware. Some of the components or  layers  (indicated  in 




modules,  and  each module  is  self‐contained  and  easily  separated  from  the  others.  This  allows  for 







The planned  layers of  the VAST  system are  the Power Network  layer,  the Device Layer,  the Local 
Device Control  layer,  the Situational Awareness  layer,  the Communication Network  layer,  the System 
Control  layer,  and  the Market  layer. Of  these,  the Power Network  layer,  the Device  Layer,  the  Local 
Device Control  layer,  and  the  Situational Awareness  layer will  be  implemented  in  Phase  I, while  the 













wires,  feeders,  or  transmission  lines  connecting  sources  to  loads  or  other  power  devices.  In  an 
operational Smartgrid,  this might  include  transmission  lines,  transformers, breakers, etc., which might 
span significant distances.  In  the VAST  test system,  the Power Network  is  represented by a 30 VRMS, 
easily  reconfigurable network of wires, breakers, and  static passive devices  representing  transmission 
models.  




Power networks  can be  structured  in  a wide  variety of ways,  including  radial networks, meshed, 




The Device  layer  consists of all  controllable hardware devices  that  interact with  the grid and are 
capable of generating, storing, using, or transferring power. Devices take local measurements, which are 
processed by  their  associated  local  controllers on  the Device Control  layer,  and possibly  reported  to 
other  functional modules  through  the Communication Network  layer. They also accept  controls  from 
the same local controllers, allowing for fast local feedback control.  This might include sources (inverters, 
generators, etc.),  storage devices  such as batteries,  controllable  loads, breakers, or even  controllable 
transmission devices such as back‐to‐back converters, tapped transformers, phase‐shifting transformers, 
etc. In Phase I of the VAST system, we will focus on inverter‐interfaced sources.  
The  VAST  system will  eventually  include  an  array  of N  inverter  sources,  an  array  of M machine 
sources, an array of measurement devices distributed through the power network, and possibly other 
power devices.  In Phase  I, there will be two  inverters and no machines (N = 2, M = 0).  It  is planned to 
expand to six inverters and one machine in Phase 2 (N = 6, M = 1). While this is the limit of the presently 
used hardware,  the VAST architecture allows  for N and M  to be expanded arbitrarily  in software, and 
could also be expanded in hardware if desired. 
The array of  inverter sources (and the associated array of  local controllers)  is the primary focus of 
Phase I of the VAST system. Each inverter is a DC to AC converter. The DC sources are independent, and 
each inverter acts as the interface between a single DC source. On an operational Smartgrid and the AC 














network.  In  VAST,  these  measurements  will  be  collected  by  a  common  multipurpose  bus/line 
measurement device. This device measures  four voltages  (VAN, VBN, VCN, VNcmn) on a bus and  four 
currents (IA, IB, IC, IN) on a line. Each measurement device is associated with a local control module on 
the  Device  Control  layer,  which  processes  its measurements  and  reports  them  to  other  functional 
modules via the Communication Network layer. 
3.1.3. Device Control Layer 
The Device  Control  layer  consists  of  arrays  of  independent,  distributed  controller modules.  Each 
module corresponds to and controls a device (or collection of physically coupled devices) on the Devices 
Layer.  It  receives measurement data only  from  its  local device and sends control signals back  to  it.  It 
interacts with other device control modules and other software layers only through the Communication 
Network layer. 
The  responsibility  of  each modules  on  the Device  Control  layer  is  to  provide  local  control  to  its 
corresponding device on the device layer, which it can do using only local measurement data. Modules 
in this layer are capable of interaction with other modules through the Communication Network layer. 
However, since  interaction on the Communication Network  is high‐latency (and possibly unreliable),  it 
should not be required for stable operation. Stability through exclusively local observation and action is 
the unique and defining  feature of distributed networks, and as a  result,  the Device Control  layer  is 
critically important to such networks. 
In VAST, the modules of the Device Control layer are independent of each other in software but may 





The  Communication  Network  layer  implements  a  “virtualized”  power  system  communication 




desired  communication medium.  This  enables  exploration  of  the  requirements  of  a  communication 
network for Smartgrid applications, and experimentation in architectures for such a network. 
In Phase I, no communication network is to be investigated, since all inverters will operate without 
communication  with  each  other,  and  no  system  control,  state  estimation,  or  market  layers  exist. 













The Situational Awareness module exists at  the system  level, and  is responsible  for gathering and 
processing measurement  data  from  throughout  the  power  network.  It  performs  state  estimation  or 
other measurement process  to  form a  consistent understanding of  the  state of  the power  system.  It 





measurements)  to  report  to  the  Test Management  and Analysis module  for display  to  the user.  The 
System Control module will not be designed or implemented in Phase I. 
3.1.6. Market Layer 









System,  the  Inverter  Source  Array,  and  the  Power  Network.  These  components,  along  with  the 
functional modules they implement, are described below. 
The VAST  Interface  PC  is  a  PC  running Windows  7, which  is  located  physically  next  to  the VAST 
assembly. The VAST Interface PC implements the Test Management and Analysis functional module, and 
is  therefore NOT part of  the  system under  test.  It  is  responsible  for providing a user  interface during 
testing, applies test vectors during testing, and assists with management and analysis of test results. It 
communicates with the VAST Integrated Control and Automation System via USB. 
The  VAST  Integrated  Control  and  Automation  System  (ICAS)  is  an  integrated  data  acquisition, 
computation, and control system. It is based around a National Instruments PXIe system, which provides 
modular,  expandable  data  acquisition  and  control  capabilities,  as  well  as  an  integrated  software 
development and implementation environment, which will enable rapid development of software at all 
layers of the power system control. 
The  ICAS  PXIe  system  has  an NI  PXIe‐1062Q  8‐slot  PXI  chassis. Modules  installed  in  the  chassis 
communicate with each other via PXIe  real‐time bus with 1GB/sec dedicated bandwidth per module. 













bus master of  the PXIe bus, which gives  it high‐bandwidth, high‐latency access  to all other modules. 
Therefore,  it  runs  software  implementing  all of  the  “centralized” power  system  functions, which  are 
real‐time in nature, but do not require low‐latency feedback control. This includes the Communications 




































NI  PXI‐7842R  (brining  total  available  digital  I/O  to  56),  but  provides  16  additional  differential 
simultaneously‐sampled 16‐bit analog  inputs  (bringing the total to 24). These 24 analog  inputs and 56 
digital I/O can be accessed at very low latency (< 1 us) by the FPGA, enabling fast feedback control. 





per NI PXI‐7824R  (limited by analog  inputs).  In Phase  I of VAST,  there will be only one NI PXI‐7824R 





low‐latency  feedback control  (thus high  latency  is acceptable), but may be used  for system control or 
test results. 
The NI PXI‐2567 Relay Driver drives all relays in the VAST system, including both relays controlled by 
local  controllers,  relays  controlled  by  the  system  controller,  and  relays  controlled  by  the  test 
management system. Since relays are slow acting devices, the high latency of the PXIe bus is acceptable. 
4. Functional Module Detail Design 









connectorized  to  allow  for offline  restructuring, but  relays,  controllable  from  software, will  allow  for 








will  consist  of  a  Y‐connected,  balanced  R‐L  load  of  9.1 Ω  in  parallel with  32 mH  on  each  phase.  At 








inverter. Phase  I  includes only DC  sources  supplied by  the  rectification of utility AC  (120 VRMS).  The 
resultant DC rails will operate approximately 170 VDC apart, a more‐than‐adequate range over which to 
synthesize  the 30 VRMS power waveform. The DC  link capacitance, which amounts  to about 3000 μF, 
smoothes  the output by reducing ripple  to 5 V. Two relays allow  for multiple rectifier states: charging 
through a 1 kΩ resistor, connected and operating in steady state (shorting the resistor), and discharging 
through  the  resistor  (disconnected  from  utility).  Charging  and  discharging  states  are  necessary 
respectively to separate transients during turn‐on from normal operation and to remove stored energy 
when  the  source  is not  in operation. The DC  rails are protected against operating at voltages greater 
than 200 VDC. 
4.4. VAST Inverter Source 
The  inverter‐interfaced  source  is  a  custom  inverter  design,  intended  to  be  simple  and  easy  to 
reconfigure  and measure  for  testing purposes. Currently  available  inverter products do not offer  the 
level of flexibility required, including direct access to transistor gating signals; thus, a custom design was 
necessary. A 3‐phase, 4‐wire architecture was used to allow for single‐phase devices and imbalances in 













Measurement  Type  Nominal ValueMin Value Max Value
Update 
Frequency Location  Device 
VAN_Local  Voltage (Diff)  30 VRMS  ‐250 V  250 V  20 kHz  Measurement Board  NI‐9215 
VBN_Local  Voltage (Diff)  30 VRMS  ‐250 V  250 V  20 kHz  Measurement Board  NI‐9215 
VCN_Local  Voltage (Diff)  30 VRMS  ‐250 V  250 V  20 kHz  Measurement Board  NI‐9215 
VN_Local  Voltage (Diff)  60 VDC  0 V  250 V  20 kHz  Measurement Board  NI‐9215 
IA_1  Current  3.3 ARMS  ‐50 A  50 A  20 kHz  Measurement Board  NI‐9215 
IB_1  Current  3.3 ARMS  ‐50 A  50 A  20 kHz  Measurement Board  NI‐9215 
IC_1  Current  3.3 ARMS  ‐50 A  50 A  20 kHz  Measurement Board  NI‐9215 
IN_1  Current  3.3 ARMS  ‐50 A  50 A  20 kHz  Measurement Board  NI‐9215 
VDC_1  Voltage (Diff)  120 VDC  0 V  450 V  Inverter Board  NI PXI‐7842R
IDC_1  Current  10 ADC  0 V  50 A  Inverter Board  NI PXI‐7842R
Temp_ABC  Voltage (Diff)  0 V  5 V  Inverter Board  NI PXI‐7842R












Signal  Direction (NI)  Type  Voltage  Current (High) Current(Low)  Frequency
Ap  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
An  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Bp  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Bn  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Cp  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Cn  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Np  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Nn  Output  PWM  3.3 V  CMOS  CMOS  20 kHz 
Gate_Enable  Output  GPIO  3.3 V  CMOS  CMOS 
Fault_Reset  Output  GPIO  3.3 V  CMOS  CMOS 
Fault_ABC  Input  GPIO  3.3 V  1 kΩ  30 mA 
Fault_N  Input  GPIO  3.3 V  1 kΩ  30 mA 
Relay_ABC  Output  Relay  24 V  286 mA  0 mA 
Relay_N  Output  Relay  24 V  83 mA  0 mA 
Relay_DC_On  Output  Relay  24 V  83 mA  0 mA 




link  is  supplied  from  rectified  utility  service  through  the  DC  source  design  described  in  section  4.3. 
However, any number of natively DC  supplies,  such as batteries or photovoltaic  cell arrays,  could be 
used.  In  future updates, these options will be considered and  implemented  to demonstrate operation 
under a wide variety of capabilities and constraints based on the nature of the power sources. 
4.4.2. Inverter Board 
Containing  the  actual  switching  elements  and  the majority  of  the  hardware  of  the  source,  the 
inverter board (schematic “VAST DIPIPM Board”) is the most significant part of the source from a control 
perspective.  The  requirements  of  system  operation,  such  as  power  balance,  voltage  stability,  and 
frequency  regulation  ultimately  influence  and  are  influenced  by  the  operations  happening  in  this 














provide a source for two  linear regulators, which provide the appropriate voltage  levels. LEDs  indicate 
the presence of voltage on each of the outputs. 
The  measurements  module  (schematic  Inverter  Board  Measurements)  provides  circuitry  for 
monitoring the DC link rails. Voltage and current measurements are obtained by using a voltage divider 
and current  transducer,  respectively. Also,  temperature measurements  from  the  two  IPM devices are 
multiplexed due to I/O constraints. 
The  IPM  module  (schematic  “IPM  Circuit”)  contains  the  circuitry  immediately  surrounding  the 
PS21A7A IPM (Intelligent Power Module) devices, each of which contains 3 half‐bridges (6 IGBTs total) in 
a  standard  3‐phase  inverter  configuration.  Since  the  neutral  also  required  a  half‐bridge,  two  IPM 
modules were needed, with the result that one module had two half‐bridges unused. For each IGBT, a 
gate‐source  voltage  of  15  V was  needed  to modulate  the  channel.  The  bootstrap  circuit  (schematic 
“Bootstrap”), of a design provided by    the manufacturer, ensures that  the gate‐source voltage  for the 
upper  IGBTs  is  the appropriate  level given  the dependence of  the upper  IGBT’s source voltage on  the 
switching  state.  These  voltage  levels  provide  the  IGBT  gate  drives  internally  to  the  device,  being 
modulated by the 5 V signals determined by the control software. 
It should be noted here that the analog ground  is tied to the  lower DC  link rail. This was required 
because  many  of  the  voltages  on  the  PS21A7A  device  are  referenced  to  this  rail.  Because  the 
relationship between  the DC  link  rails and earth ground are not defined,  the analog ground net may 
float inside the range of the DC rail voltages and switch quickly with respect to earth ground. However, 
since the analog voltages are referenced to this net, the appropriate voltages are applied at all points. 
No  inverter  equipment  is  referenced  to  earth  ground with  the  exception  of  a  varistor  that  prevents 
analog ground from straying more than 200 V away from earth ground.  
The  gate  signal  isolation  module  (schematic  “Gate  Signal  Isolation”)  provides  optical  isolation 




buffer gate enable  is activated  from  software, preventing a possible  short between  the DC  rails. The 
emergency stop switch, through a hardware action, can also disable the buffer devices to produce the 
same result. 
The  fault  signal  isolation module  (schematic  “Fault Signal  Isolation”) provides optical  isolation  for 









high  frequency  signals  due  to  the  switching  actions,  expected  to  have  a  fundamental  frequency  of 
20 kHz. To provide high rejection of these components, an LC filter was designed with 3.9 mH and 2 μF 
to  achieve  a  cutoff  frequency of  less  than 2 kHz on  the phase  lines.  The neutral  also  required  some 
filtering,  so a 3 mH  series  inductor was  inserted. Also,  two 1 MΩ  resistors and  two 150 μF  capacitors 




The  circuitry  and measurements  in  this measurement module  are  identical  to  those  in  the  grid 
measurement  devices  module  (schematic  “VAST  Measurement  Board”),  described  below. 
Measurements of inverter output at the local bus are taken upstream from the grid tie relay to observe 
inverter  behavior  when  disconnected  from  the  grid.  These  measurements  are  essential  to  predict 
behavior before  and  after  grid  connection  and  to observe behavior while  isolated  from other power 
equipment. 
4.4.5. Inverter Output Impedance 
An  output  impedance  is  needed  downstream  from  the  voltage  regulated  node  of  the  inverter 
source.  The  point  at which  the  inverter  couples  to  the  power  network  cannot  be  the  same  as  the 
inverter  local  bus.  It  is  conceivable  and  likely  in many  cases  that  two  inverter  sources may  be  tied 
together to the same bus through a very small  impedance  (perhaps to provide redundant service to a 
critical  load).  The  two  sources would  then  attempt  to  regulate  the  same  voltage  to  control  power 






The grid  tie  relay  (schematic “Grid Tie Relay”)  represents  the point of common coupling between 










part  of  the  VAST  Phase  I  plan,  but  it will  be  a  crucial  element  of  future  phases where  interactions 
between inverter‐interfaced sources and machine sources will be studied. 
4.6. VAST Machine Source 
Study  of machine  source  behavior  and  its  effects  on  a  power  network with  inverter‐interfaced 
sources will be a principal effort  in research conducted using the VAST.  It  is expected that a microgrid 
(or,  more  generally,  a  power  grid  of  any  size)  will  include  inverter‐interfaced  sources  alongside 











Local  Inverter  Control  modules  per  FPGA).  The  FPGA  firmware  is  written  in  NI  LabView  FPGA 
development environment. 










and QC) as possible. This  is done by adjusting voltage magnitude  (VDQ0) and  frequency  (ω) away  from 
their  nominal  values  (VDQ0,n  and  ωn  respectively).  The  outer  loop  controller's  outputs  are  the 
commanded  voltage  magnitude  (VDQ0*)  and  frequency  (ω)  to  which  the  inner  loop  must  regulate 
voltage. The outer loop is described in detail and simulated in the document “VAST Preliminary Software 
Simulation Report”.  
The  inner  loop  is  a PI  voltage  regulation  loop operating  in DQ0  space.  Its purpose  is  to  regulate 










generation control  (AGC). Further work will examine how  these  traditional control strategies compare 




VAST  power  network  through  a  standardized measurement  board.  Phase‐to‐neutral  and  neutral‐to‐
earth voltages are observed  through  resistive dividers  in a 1/25  ratio. Currents on phase and neutral 




to‐earth  as  well  as  overcurrent  protection  of  10 A  on  phases  and  neutral.  This  standard  design  is 
installed  at  every  power  network  bus  and  on  every  inverter  upstream  of  the  grid  tie  relay.  Thus, 
symmetry in measurements can be achieved while minimizing possibilities for measurement error. Table 








Measurement  Type  Nominal Value  Min Value  Max Value  Device 
VAN  Voltage (Diff)  30 VRMS  ‐250 V  250 V  NI‐6363 
VBN  Voltage (Diff)  30 VRMS  ‐250 V  250 V  NI‐6363 
VCN  Voltage (Diff)  30 VRMS  ‐250 V  250 V  NI‐6363 
IA_Load  Current  33.3 ARMS  ‐200 A  200 A  NI‐6363 
IB_Load  Current  33.3 ARMS  ‐200 A  200 A  NI‐6363 
IC_Load  Current  33.3 ARMS  ‐200 A  200 A  NI‐6363 
IN_Load  Current  33.3 ARMS  ‐200 A  200 A  NI‐6363 
 
4.10. Local Measurement 
“Local  measurement”  refers  to  the  software  module  responsible  for  collecting  data  from  the 
measurement devices and sending it to the upper levels of the system control. It provides the interface 
between the signals from the actual measurement devices and the communication network. This may 
involve  very  basic  analysis,  data  packaging,  or  timing  to  ensure  synchronized  measurements.  The 




data  to  a  computational  center  from  distributed  locations. A  virtual  communication  network will  be 
implemented in software on the NI PXIe‐8108 real‐time controller to simulate the latency in transferring 
data between all the local controllers and measurement devices and the system control. In Phase I, the 





The measurements  collected  from  throughout  the  power  network  are  used  to  create  a  refined 
description of the overall system state; this software module (also on the real‐time controller) is called 
“Situational  Awareness”.  For many  system  control  applications,  it  is  necessary  to  have  a  complete 
picture of  the system state. However,  it cannot be expected  that measurements  in a  real system will 
always  be  complete  or  reliable.  Situational  Awareness  encompasses  state  estimation  techniques  to 
identify bad or  incomplete data and  to use  the available data  to derive  the actual  system  state with 










 The  system  control  layer,  intended as part of  the  software managed by  the  real‐time  controller, 
includes many possible applications related to the operation and optimization of the electric grid as a 
whole. Power flow computation, contingency analysis, and economic dispatch are some of the tools that 




Electricity  markets  are  yet  another  system‐level  influence  on  the  electricity  grid.  The  market 
software, another component of the real‐time controller functions, will provide capabilities to simulate 
economic grid operation  in  response  to arbitrary  implementations of electricity  industry policy. Many 
factors will be  included, such as methods for establishing price‐based power management  in response 




Test  management  will  be  an  essential  part  of  the  VAST  software.  It  will  handle  test  vector 
organization and input. In Phase I, test vectors will include the local device control algorithms of inverter 
sources,  network  topology  (including  source,  load,  and  transmission  line  connections),  and  power 
network  transient behavior. Test vectors will be designed around  investigating and evaluation of  local 
































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































































8. Appendix  B:  Design  and  Simulation  of  a  Zero­Steady  State  Error 
Controller for Imbalanced 3­Phase 4­Wire Inverters 
Introduction 
-Phase 3-Wire Voltage-Source DC to AC 
Inverters have long been used for motor drive 
or UPS applications. Such systems are typically 
intended for driving known loads, which can be 
assumed to be approximately balanced, and no 
neutral wire is required. Control methodologies 
for such have been extensively developed, and 
include such techniques as Space Vector, DQ-
space transformation, or hysteresis methods.  
 
Recently, increasing deployment of increasing 
numbers of renewable energy devices on the 
electric power grid, such as photovoltaics, wind 
turbines, and storage systems, have motivated 
the increasing use of voltage-source inverters for 
grid-tie applications, at both the transmission 
and distribution level. At present, such devices 
usually act as current-injection devices in 
support of larger traditional synchronous 
machine sources. However, it is highly desirable 
for such inverter-based sources to be able to 
provide voltage support, or even to perform 
voltage regulation and power balancing for the 
grid independently of machine based sources.  
 
This motivates the development of control 
methodologies for inverters under grid 
conditions. Such inverters, particularly at the 
distribution level, are typically 4-wire rather 
than 3-wire systems, operate with unknown and 
often highly imbalanced or nonlinear loads, and 
must still be capable of a tight regulation and 
quick dynamic response. Existing control 
techniques for motor drive inverters are 
generally based on 3-wire balanced assumptions, 
which do not apply in such cases. New, high-
performance, zero steady state error control 
techniques must be developed in order to meet 
the requirements of grid control inverters. 
 
This paper will describe and investigate a 
proposed control architecture for 3-phase 4-wire 
inverters, which is claimed to regulate a 
commanded phasor sinusoidal voltage on a 3-
wire 4-wire inverter with zero steady state error, 
even under unbalanced or non-linear conditions. 
This method, proposed by Ryan, De Doncker, 
and Lorenz in (1), is based on a new 
transformation which is analogous to DQ 
transformation in 3 wire systems. The proposed 
controller is described, implemented, and 
simulated under a variety of conditions to test its 
performance. Finally, its performance is 




 Figure 5 below shows a schematic of the 
3-Phase 4-Wire inverter system to be control. 
The AC side of the inverter is coupled to a load 
of unknown characteristics, and the DC side is 
provided by an energy prime mover source. For 
the purposes of this paper, the DC source will be 
considered ideal.  
 
 
Figure 5. Schematic of the 3-Phase 4-Wire 
Inverter 
 
 It is desired to impose a set of sine 








sin 2 3  (1) 
sin 4 3  
 
for specified constants . 
Because the load is unknown and not guaranteed 
to be balanced, the control law must be capable 
of regulating zero steady state voltage error even 
with significant load imbalance or neutral 
currents. It must also have quick transient 
response (settling time less than 1 cycle = 16.7 
msec).  
Proposed Control Architecture 
 In (1), Ryan, De Doncker, and Lorenz 
propose a 4x4 transform for the above system to 
convert the non-linear, time varying system 
above to a constant, linear system. They 




 This can be converted to a transformed 




sin  sin  sin  0












 This is similar to the well known Park 
transform, however, it is expanded to a 4-
dimensional system, appropriate for the 4-wire 
system. Because it is a square matrix, it can be 



















 The same matrices can be used to 
perform the transformation 
  . Since there are only 3 independent 
output voltages and currents, the z term of 
 and  can be dropped without 





 Because  is constant for steady 
state 3-phase 4-wire waveforms (even 
unbalanced ones), and because is 
invertible, it is possible to regulate   with 
a Proportional-Integral (PI) controller to zero 
steady state error. The architecture of this 
control system is shown in Figure 6 below. 
 
 
Figure 6. Proposed Control System Architecture 
 
 The control system above uses a current 
inner loop and voltage outer loop, both of which 
are regulated in the DQ0 space by a PI 
controller. The inner loop regulates filter 
capacitor current Ic, and the voltage outer loop 
regulates phase-to-neutral output voltage V.  
 
 Input commands to the controller are 
commanded voltage , and the commanded 
frequency . Angle reference  is generated in 
software by integration of the commanded 
frequency. Phase output voltage  and filter 
capacitor current ,  are measured in the 
inverter output circuit. They are both converted 
to DQ0 space by  transform.  
 
 Voltage error is generated by 
subtraction of from , and regulation is 
performed by a PI compensator to produce 
commanded current . Current error  
is then generated by subtration of , and PI 
compensation performed to produce inverter 
commanded voltage . 
 is converted from DQ0 space back to 
ABCN space by . Inverter PWM 
switching signals are produced by Sine-Triangle 
PWM to produce inverter switching signals 
.  
Simulation Results 
 Simulation was performed in MATLAB 
for the system shown in Figure 6 with several 
sets of system parameters and load 
characteristics.  
Simulation  1:  Reference  System  with 
Unbalanced Resistive Load 
 The first simulation performed attempts 
to recreate an example simulation in (1). This 
example shows a reference system with an 
unbalanced wye resistive load.  
 
Table 4. Simulation 1 Parameters 
Parameter Value Parameter Value 
VDC 400 VDC fsampling 20kHz 
Lf 200µH Kpv 0.12 Ω
-1 
RLf 50mΩ Kiv 1000 Ω
-
1/sec 
Cf 40µF Kpi 3.5/(VDC/2) 
Ω 
VD* 120√2 VAC Kii 17900/( 
VDC/2) 
Ω/sec 




V0* 0 VAC RLoad,B 5.2  Ω 
ω 2π60 
rad/sec 
RLoad,C 4.8  Ω 
 
The figures below show the simulation results 
for the above system. Figure 7 shows 
commanded and actual ABCN output voltages, 
Figure 8 shows commanded and actual output 
voltages in DQ0 space, and Figure 9 shows 
output currents.  
 
The proposed control method shows zero steady 
state voltage regulation, even under a 
moderately imbalanced load. It shows an 
underdamped response with ringing that lasts 
until t=15.5 msec, just under the desired 
maximum settling time of 16.7 msec. 
 
Figure 7. Simulation 1: Output Voltage ABCN 
Commanded vs. Actual 
 
Figure 8. Simulation 1: Output Voltage DQ0 
Commanded vs. Actual 
 
Figure 9: Simulation 1: Output Current 
 
Simulation  2:  Reference  System  with 
Imbalanced Inductive Load 
 The second simulation performed tests 
the performance of the proposed controller with 
the same system parameters as Simulation1, but 
driving a low power factor imbalanced inductive 
load.  
 





























































































Table 5. Simulation 2 Parameters 
Parameter Value Parameter Value 
VDC 400 VDC fsampling 20kHz 
Lf 200µH Kpv 0.12 Ω
-1 
RLf 50mΩ Kiv 1000 Ω
-
1/sec 
Cf 40µF Kpi 3.5/(VDC/2) 
Ω 
VD* 120√2 VAC Kii 17900/( 
VDC/2) 
Ω/sec 
VQ* 0 VAC RLoad,A 0.1  Ω 
V0* 0 VAC RLoad,B 0.1  Ω 
ω 2π60 
rad/sec 
RLoad,C 0.1  Ω 






The proposed controller, once again, shows zero 
steady state error. The transient ringing settles 
much faster: 4.6msec. Notice the large Neutral 
current that is required due to the large load 
imbalance: this controller is capable of driving 
significant Neutral current while still 
maintaining zero steady state voltage error. 
 
Figure 10. Simulation 2: Output Voltage ABCN 
Commanded vs. Actual 
 
Figure 11. Simulation 2: Output Voltage DQ0 
Commanded vs. Actual 
 








































































Figure 12. Simulation 2: Output Current 
 
Simulation 3: Variable Frequency Voltage 
Command 
 
The final simulation tests the controller's 
response to a variable frequency waveform. 
System and Load parameters are identical to the 
Simulation 1, except that a variable commanded 
frequency was applied, as shown in Figure 13.  
Table 6. Simulation 3 Parameters 
Parameter Value Parameter Value 
VDC 400 VDC fsampling 20kHz 
Lf 200µH Kpv 0.12 Ω
-1 
RLf 50mΩ Kiv 1000 Ω
-
1/sec 
Cf 40µF Kpi 3.5/(VDC/2) 
Ω 
VD* 120√2 VAC Kii 17900/( 
VDC/2) 
Ω/sec 
VQ* 0 VAC RLoad,A 25.2  Ω 




RLoad,C 4.8  Ω 
 
Figure 14 and Figure 15 show that, even with a 
variable commanded frequency, the proposed 
controller shows zero steady state error. 
Transient performance is similar to Simulation 
1, with a notable underdamped ringing in 
voltage error, which has a settling time of 
approximately one cycle. 
 
Figure 13. Simulation 3: Commanded Frequency 
 
Figure 14. Simulation 3: Output Voltage ABCN 
Commanded vs. Actual 















































































Figure 15. Simulation 3: Output Voltage DQ0 
Commanded vs. Actual 
 
Figure 16. Simulation 3: Output Current 
Conclusions 
 The above simulation results confirm 
that the proposed controller allows a voltage 
phasor at a specified frequency to be imposed on 
the phase-to-neutral voltage output. This 
commanded waveform has zero steady state 
error even for imbalanced loads, loads with a 
significant neutral current, or variable frequency 
command. The controller shows a significant 
ringing response, particularly to resistive loads, 
though this response (barely) meets the required 
max settling time of 1 cycle.  
 
 The controller tested in this paper used 
PI gains suggested by (1), with the addition of a 
small voltage integral term kiv to achieve zero 
steady state voltage error. It may be possible to 
improve transient performance by optimizing the 
selection of these gains. This would require a 
more detailed analysis of the dynamics of the 
inverter system in DQ0 space, for example, 
transfer functions or time-domain dynamic 
equations. 
 
 The controller simulated requires the 
measurement of filter capacitor current , . 
This may present a problem in many 
implementations, since ,  contains a 
significant harmonic component at the switching 
frequency. This signal may have to be filtered to 
avoid aliasing, however, such filtration would 
introduce a phase shift that might cause stability 
issues or performance limitations. 
 
 The proposed controller functions quite 
well under a very wide variety of load 
conditions in a 3-phase 4-wire variable 
frequency inverter. More detailed design should 
allow the selection of PI gains to better optimize 
transient response. This controller should be 
capable of serving as the inner loop to more 
complex phasor-based algorithms for grid 
control. 
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